芝能智芯出品

背面供电（Backside Power Delivery Network, BPDN）作为一项突破性技术，被认为是CMOS缩放的下一阶段驱动力。

通过将电源网络从晶圆正面转移到背面，显著提升了功率效率、开关速度和信号布线资源利用率，同时降低了电压降和电源噪声。

当然这一技术的实现需要克服晶圆减薄、键合、光刻对准以及应力管理等一系列工艺挑战，在这里我们分析背面供电的技术优势、工艺难点以及对半导体行业设计与制造的深远影响，并探讨其在2纳米以下节点的潜力与未来发展方向。

Part 1

背面供电的技术优势与创新

背面供电技术的核心在于将电源网络与信号传输分离，通过晶圆背面直接向晶体管供电，取代传统的正面多层互连方式。这种设计带来了多方面的显著优势，特别是在高性能计算（HPC）领域。

背面供电通过在晶圆背面使用较粗、电阻较低的金属线供电，显著降低了寄生电压降（IR Drop），从而将功耗降低高达30%。

与此同时，电源噪声的减少和更低的电压需求使晶体管能够以更快的速度开关，提升了整体芯片性能。英特尔的技术数据显示，背面供电可将晶体管利用率提高约10%，这意味着在相同晶圆面积下可以集成更多有源器件，从而实现更好的性能扩展。

● 传统的正面互连需要同时承载电源和信号布线，导致布线资源紧张。

● 背面供电

◎将电源网络移至背面，释放了正面的互连空间，使信号布线更加灵活。额外的布线自由度允许设计人员通过增加导线间距或优化布线路径来减少交叉耦合，从而改善电磁性能。这种灵活性不仅提升了设计的易用性，还降低了因复杂间距划分规则而增加的制造成本。

◎背面供电的一个重要经济优势在于减少了对昂贵EUV光刻步骤的依赖，通过直接在正面印刷信号互连，省去了间距加倍或从浸没式光刻切换到EUV的需要。

◎背面使用的粗金属线（几百纳米厚）相对便宜，进一步降低了制造成本。这种成本效益对于2纳米以下节点的量产至关重要，因为光刻工序是成本的主要驱动因素。

◎背面供电通过放宽正面金属间距要求，为芯片设计提供了喘息空间，可能推迟使用低电阻金属（如钌）替代铜互连的时间。这种一次性放宽有助于在未来一到两个工艺节点内维持成本效益，同时保持性能提升。

综上，背面供电通过优化电力传输、释放布线资源和降低光刻成本，为高性能芯片提供了显著的PPA（性能、功耗、面积）改进。然而，这些优势的实现依赖于克服一系列复杂的工艺挑战。

Part 2

背面供电的工艺挑战与解决方案

● 背面供电实际应用却面临晶圆减薄、键合、光刻对准、应力管理和热管理等诸多挑战。这些挑战不仅涉及新设备的开发，还需要对现有制造流程和设计工具进行彻底改造。

◎背面供电要求将硅晶圆减薄至极低的厚度（<100纳米），以便在背面形成电源网络。这需要使用晶圆研磨系统和晶圆间键合设备，这些设备在半导体行业中并不常见。晶圆减薄过程中必须确保晶圆的平整度和结构完整性。

◎而键合到载体晶圆后，热膨胀失配和机械应力可能导致晶圆变形。imec的Eric Beyne指出，键合过程中需要通过弯曲晶圆来抵消变形，但减薄后的晶圆仍会受到初始晶圆弯曲度的累积影响。因此，确保晶圆的初始平整度是工艺成功的关键。

◎硅通孔（TSV）的蚀刻和填充是背面供电的核心工艺之一。TSV需要精确连接背面电源网络与正面晶体管，而晶圆减薄和键合过程中的变形会显著增加对准难度。

imec的直接连接方案进一步加剧了这一挑战，因为它要求在几乎没有硅衬底（仅剩10纳米）的情况下直接接触晶体管的源极或漏极。这对光刻工具的精度提出了极高要求，必须通过逐区域校正来补偿晶圆变形，这种校正方法虽然复杂，但已被证明有效。

◎背面供电引入了全新的应力分布问题。背面金属化和TSV使用的材料与硅衬底之间的热膨胀系数差异会导致机械应力，影响晶体管的电气特性。

Lam Research的研究表明，与传统正面连接相比，背面直接连接方案对环栅晶体管（GAA）的沟道应变影响更大，可能改变载流子迁移率和驱动电流。应力管理需要在工艺设计中通过虚拟制造技术进行模拟，以优化材料选择和层厚设计。

◎背面供电改变了芯片的热传导路径。传统芯片的热量主要通过硅衬底散发至散热器，而背面供电在器件与散热器之间引入了导热性较差的金属层，导致局部热点问题。通过优化背面层设计将热量分散到更大区域来缓解这一问题。

此外，背面金属化使得传统通过硅背面进行的芯片调试变得困难，背面网络的高度冗余性和工程师的创新方法（如缩短调试时间至一天半）部分弥补了这一劣势。

● 背面供电对电子设计自动化（EDA）工具提出了新的要求。

传统EDA工具针对电源和信号布线的混合优化，而背面供电需要重新设计算法以充分利用释放的信号布线资源。这一转变虽然复杂，但丰富的布线选项为设计人员提供了更多自由度，有助于简化布线问题并提升电磁性能。

目前背面供电有三种主要方案：带电源轨的BPDN、电源过孔和直接连接。

◎带电源轨方案对前端器件干扰最小，适合早期应用；

◎电源过孔（如英特尔的PowerVia）在微缩和性能之间取得平衡；

◎直接连接方案性能最佳，但工艺难度最高，尤其是在减薄和对准方面。芯片制造商需要根据目标应用和工艺能力选择合适的方案。

小结

背面供电作为一项颠覆性技术，对半导体行业的设计与制造格局产生了影响，通过优化电力传输、释放布线资源和降低光刻成本，为2纳米以下节点的高性能芯片提供了显著的PPA改进。

领先的代工厂如英特尔、台积电和三星正在积极推进背面供电技术的量产，其中英特尔的PowerVia和台积电的Super Power Rail展示了技术落地的可行性。

未来，随着直接连接方案的进一步发展，背面供电有望在亚纳米工艺中实现更极致的性能和微缩优势，但这也将带来全新的工艺和设计挑战。

       原文标题 : 半导体技术｜背面供电设计进入量产期